(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2650962号

(45)発行日 平成9年(1997)9月10日

(24)登録日 平成9年(1997)5月16日

(51) Int.Cl.4	識別配号	FI	技術表示箇所
H01L 21/02	7	H01L 21/3	528
G03F 1/08		G03F 1/0)8 A
7/20	5 2 1	7/2	5 2 1
		H01L 21/3	502P
			5 0 2 C
			請求項の数25(全 6 頁)
(21)出願番号	特顧昭63-112422	(73)特許権者	999999999
	·		株式会社日立製作所
(22)出顧日	昭和63年(1988) 5月11日	1	東京都千代田区神田駿河台4丁目6番地
		(72)発明者	福田 宏
(85)公開番号	特爾平1-283925		東京都国分寺市東恋ケ辖1丁目280番地
(43)公開日	平成1年(1989)11月15日		株式会社日立製作所中央研究所内
		(72)発明者	寺澤 恒男
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	長谷川 昇龍 .
			東京都国分寺市東恋ケ雲1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	弁理士 小川 勝男 (外1名)
		審查官	西脇 博志
			
			最終頁に続く

(54) 【発明の名称】 露光方法及び素子の形成方法並びに半導体案子の製造方法

(57) 【特許請求の範囲】

【請求項1】被加工物層上にレジスト層を形成し、 露光光によって該レジスト層の第1領域は密にパターン ニングし第2の領域は第1の領域よりも粗にパターンニ ングする露光方法であって、

上記第1の領域は上記露光光の位相を反転させる位相シ フトパターンを有するマスクパターンで露光し、

上記第2の領域は光透過領域と非透過領域から成るマスクパターンで露光することを特徴とする露光方法。

【請求項2】上記第2のパク-ンは位相シフトパターン 10 ンを形成する工程と、 であることを特徴とする請求項1記載の露光方法。 形成されたレジストハ

【請求項3】上記第1のパターンは制御電極であることを特徴とする請求項1記載の露光方法。

【請求項4】上記第1のパターンは配線であることを特徴とする請求項1記載の露光方法。

2

【請求項5】上記第1のパターンと第2のパターンは同一マスクに形成されていることを特徴とする請求項1か54のいずれか記載の露光方法。

【請求項6】上記第1のバターンと第2のパターンは異なるマスクに形成されていることを特徴とする請求項1から4のいずれか記載の露光方法。

【請求項7】被加工膜を有する基板にレジスト膜を塗布 し、露光光によりマスクのパターンを投影光学系を介し て上記レジスト膜へ露光した後現像してレジストパター ンを形成する工程と、

形成されたレジストパターンから上記被加工膜を加工する工程を含む素子の形成方法であって、

上記レジスト膜の所定の領域に密成るパターンを有する 第1のパターンで投影露光する工程と、

第1のパターンより粗なるパターンを有する第2のパタ

―ンで投影露光する工程とを含み、上記第1のバターン と上記第2のパターンの少なくともどちらか一万は露光 光の位相を反転させる位相シフトパターンであることを 特徴とする素子の形成方法。

【請求項8】上記レジスト膜はポジ型レジストであり、 上記位相が反転された隣接する光透過部に対応する現像 後レジスト除去領域が互に接続することを特徴とする請 求項7記載の素子の形成方法。

【請求項9】上記レジスト膜はネガ型レジストであり、 現像後上記位相が反転された隣接する光透過部に対応す 10 る現像後レジスト除去領域が互に接続することを特徴と する請求項7記載の素子の形成方法。

【請求項10】上記第1のパターンと第2のパターンが 上記レジスト膜上の同一の位置に露光することを特徴と する請求項7から9のいずれか記載の素子の形成方法。

【請求項11】上記第1のパターンと第2のパターンは いずれも位相シフトマスク上に形成されていることを特 徴とする請求項7から10のいずれか記載の素子の形成方

【請求項12】上記第1のパターンが位相シフトマスク 20 でかつ第2のパターンが透過型マスク上に形成されてい ることを特徴とする請求項7から10のいずれか記載の素 子の形成方法。

【請求項13】上記第1のパターンと上記第2のパター ンとが同一のマスク上に形成されていることを特徴とす。 る請求項7から10のいずれか記載の素子の形成方法。

【請求項14】基板に薄膜を形成する工程と、

該薄膜上にレジスト層を形成する工程と、

露光光の位相を反転させる位相シフトパターンをレジス ト層に投影露光する工程と、

光透過領域と非透過領域から成るマスクパターンをレジ スト上に投影露光する工程と、

露光後に現像する工程と、

エッチングにより上記薄膜を加工する工程と、

上記加工領域に半導体素子を形成する工程とを含むこと を特徴とする半導体素子の製造方法。

【請求項15】上記位相シフトパターンが制御電極であ ることを特徴とする請求項14記載の半導体素子の製造方

とを特徴とする請求項14記載の半導体素子の製造方法。

【請求項17】上記投影露光する工程として上記位相シ フトパターンと上記光透過領域と非透過領域から成るマ スクパターンを同一レジスト層に露光することを特徴と する請求項14から16のいずれか記載の半導休素子の製造 方法。

【請求項18】上記位相シフトパターンと上記光透過領 域と非透過領域から成るマスクパターンとは同一のマス ク上に形成されていることを特徴とする請求項14から17 のいずれか記載の半導体素子の製造方法。

【請求項19】上記位相シノトバターンと上記光透過領 域と非透過領域から成るマスクパターンとは異なるマス ク上に形成されていることを特徴とする請求項14から17 のいずれか記載の半導体素子の製造方法。

【請求項20】第1の寸法を有する第1のパターンと、 上記第1の寸法より微細な第2の寸法を有する第2のパ ターンとを有する半導体素子の製造方法であって、上記 第1のパターンは光透過領域と光非透過領域を含むマス クパターンを投影光学系を介して投影癖光することによ り形成し、上記第2のパターンは隣接する光透過部を通 過する光の位相を反転させる位相シフトマスクパターン を投影光学系を介して投影露光することにより形成する ことを特徴とする半導体素子の製造方法。

【請求項21】上記第1のパターンと第2のパターン は、上記半導体素子の同一層内に形成されていることを 特徴とする請求項20記載の半導体素子の製造方法。

【請求項22】上記第1のパターンと第2のパターン は、異なるマスクにより形成されることを特徴とする請 求項20記載の半導体素子の製造方法。

【請求項23】上記第1のパターンと第2のパターン は、同一のマスクにより形成されることを特徴とする請 求項20記載の半導体素子の製造方法。

【請求項24】 上記第1のパターンと第2のパターン は、上記半導体素子の異なる層に形成されていることを 特徴とする請求項20記載の半導体素子の製造方法。

【請求項25】上記第2のバターンは、制御電極である ことを特徴とする請求項21から24いずれかに記載の半導 体素子の製造方法。

【発明の詳細な説明】

[産業上の利用分野]

本発明は、寸法0.2μm~0.1μm以下の極微細パタン を有する半導体または超電導素子の製造方法に係り、特 にこれらの秦子に好適なパタン形成方法に関する。

「従来の技術」

パーミアブル・ベース・トランジスタ(以下PBT)ま たは各種量子井戸アレイデバイス、超マトリクス固体発 振子、ラテラル超格子FET、共鳴トンネリング効果デバ イス等の量子効果デバイスの作製においては、素子内に 極めて微細な格子状、縞状、又は点状パタンの集合等を 【請求項16】上記位相シフトバターンが配線であるこ 40 作製する必要がある。これらのデバイスの多くは量子効 果をねらつており、そのパタン周期は、0.1μm程度か らそれ以下であることが望まれる。

> 従来、これらの素子はEB(電子ビーム)又はFIB(集 東イオンビーム)の直接描画により作製されてきた。EB を用いた量子効果デバイスの作製に関しては、例えば、 ソリツド・ステート・テクノロジー, 1985年, 10月号, 第 125頁から第129頁 (Solid State Technology/October, 1 985, pp125-129) に論じられている。

一方、縮小投影露光法による光リソグラフイの限界解 像度は、露光波長に比例し、縮小レンズの開口数に反比 5

例する。現在エキシマレーザ(KrFレーザ、波長248run)と開コ数 $0.4\sim0.5$ の縮小レンズを用いて 0.3μ m程度が 達成されている。又、開口数0.5の反射光学系とArFエキシマレーザ(波長193nm)を用いて 0.13μ mを解像した例がある。(ジヤーナル オブ パキューム サイエンス アンド テクノロジー B5 (1),1987年、1/2月号,第389頁から第390頁(J.Vac.Sci.Technol.B5(1).Jan/Feb 1987,pp389-390))。

ところで、縮小投影繁光法における解像限界を向上する方法に位相シフト法がある。位相シフト法によれば、その解像限界は通常の透過型マスクによる露光法を用いた場合の 2 倍程度向上する。従つて、これによれば0.15 μ mから0.1 μ m以下の微細パタンを形成することが可能である。この位相シフト法は、特別な爾光装置を必要とせず、通常の縮小投影露光装置において、従来の透過型マスク(レチクル)を位相シフトマスク(レチクル)に変更するだけで行なうことができる。位相シフト法に関しては例えば、アイ・イー・イー・イー;トランザクション オン エレクトロン デバイシズ,イーデー31、ナンバー6(1984)第753頁から第763页(IEEE、Trans、Electron Devices、Vol、ED-31、No.6(1984),pp753—763)に論じられている。

また、光を用いて縮小投影露光法の解像阪界以下のパタンを形成する別の方法に、ホログラフイ法があるが、このホログラフイ法は特殊な露光装置を必要とし、しかもパタンはウエハの全面に形成され、そのパタンを、基板上に既に存在するパタンに対して位置合わせすることができない。この様なホログラフイ法については、例えば昭和59年秋季、第45回応用物理学会学術講演会、講演予講集第242頁に論じられている。

[発明が解決しようとする課題]

上記のEB, FIBによる極微細パタンの描画作製には、多 大の時間を要し、経済性が悪いという問題点があつた。 一方、縮小投影露光法の限界解象度ではPBT、量子効

果デバイス等に必要な0.1μm以下のパタンを形成する ことは非常に困難である。

位相シフト法を用いればこれを達成することが可能である。しかしながら、位相シフト法の弱点として、実際のLSIパタンの様な複雑なマスクパタンに対応するのが困難なことがあげられる。位相シフト法は、単純なライ 40ンアンドスペースパタン(以下L/S)、格子パタン、点状パタン等の作製に関して、非常に有効な技術である。

本発明の目的は、極微細パタンを有するデバイスのバタン形成において、上記問題点を解決し、簡便かつスル・プットの大きい、経済性に優れた微細楽子の形成方法を提供することにある。

[課題を解決するための手段]

上記目的は、上記デバイスのバタン形成に際して上記 デバイスの極微細パタン領域(例えばPBTのグリツド部 分)の露光に対しては位相シフトマスクを、また、その 50 他のパタン領域の露光には連常の透過型マスクを用いた 縮小投影露光で適用することにより達成される。

[作用]

本発明が対象とするデバイスのパタンは、単純な繰り 返し構造を有する極微細パタンの密集領域と、制御電極 や配線等の比較的複雑な構造を有する回路領域に2分さ れる。これらの2つの領域はデバイス製造プロセスにお ける同一層内に混在する場合もあり、又、別々の層とし て存在する場合もある。

前者の極微細パタン領域は単純なL/S、点状パタン集合、格子状パタンで、その寸法は0.1 μ m程度、もしくはそれ以下であり、その形状も比較的単純である。この領域内のパタン形成は位相シフトマスク(レチクル)を用いた縮小投影露光法により可能となる。

一方、後者の回路領域におけるパタンの寸法は前者より大きく、従来の透過型マスク (レチクル) を用いた縮小投影露光法により形成するのが適している。

上記2つの領域を別々に露光する際には、両者の位置合せを行なう必要がある。通像合せ精度は少なくとも最 か寸法の半分以下に抑えなければならない。従つて、0. 1 μ mのパタンに対しては0.05 μ m以下の合せ精度が必要となるが、現在この様な精度をもつ露光装置はない。しかし、本発明における2つの領域間の合せ精度は、通常の露光装置の保障する程度の値で十分である。何故ならば、本発明の対象となるデバイスにおける極微細パタンは全体として機能し、従つて逆微細パタン領域と回路パタン領域の相対位置は所定の範囲内に収める必要があるものの、極微細パタンの一つひとつの位置精度はそれほど厳密さを要求されない。

前記二つの領域が同一層内に混在する場合には、一枚のマスク上に位相シフトマスク領域と透過型マスク領域を混在させることもできる。これを用いれば、上記極微細パタン領域と回路パタン領域を1枚のマスクで同時に露光することができる。但し、この場合、二つの領域の接続部において解像不良の生じる恐れがある。即ち、位相の異なる2つの透光部が接する場合、干渉によりここで光強度が低下する。この様なパタンの配置は避けなければならない。

本発明によれば、パタンの露光は縮小投影露光法により行なわれるもので、電子ビーム、集束イオンビームの 直接描画による方法に比してはるかに短時間でこれを完 了させることができる。

又、本発明によれば、特殊な露光装置を必要とせず、 露光フイールド内の所望の位置に極微細パタンを形成す ることができるため、ホログラフイ法より有利である。 〔実施例〕

実施例1

30

以下、本発明を用いたPBTの製造方法の実施例を示す。

まず、キヤリア収集電極層に形成したGaAs基板上にさ

らにW薄膜を形成し、その上に、下屬有機膜/中間層無 機膜/上層レジスト膜の3層構造からなる、いわゆる3 屬レジストを形成した。上層レジストとしてはPMMA(ポ リメチルメタクリレート)を用いた。次に、第1図

(a) に示した様なPBTの制御電極領域の極微細L/Sだけ を有する位相シフトレチクルを用いて露光を行なつた。 位相シフトレチクルの微細L/Sにおける隣り合う透光部 は、照明光の位相を互いに180°反転させる様配置され ている。次に、第1図(b)に示した様な制御電極周辺 回路パタンを有する透過型レチクルに変換し、露光を行 10 なつた。

上記2つの領域に対する露光は、基板を露光装置の基 板ステージ上に固定したままレチクルのみを変更して、 連続的に行なわれる。各々の露光において位置合せ操作 を行なうことはいうまでもない。又、上記2つの領域に 対する露光の順番は特に規定しない。使用した露光装置 の光源はKrFエキシマレーザ、光学系の開口数は0.6であ る。1露光フィールドにおいて上記2枚のレチクル各各 の露光に要する時間は約5秒であつた。一方、電子線描 画装置を用いて同 パクンの露光を行なつたところ、こ 20 れに要する時間は約600秒であった。

次に、上記上層レジストの現像を行ない、第1図 (c) に示した様な上層レジストバタンを得た。これを 反応性イオンエツチングにより順次前記中間層、下層へ 転写した。その結果、上記下層有機膜において前記極微 **細制御電極パタン領域におけるアスペクト比の高い矩形** 断面形状を有するL/Sパタンと、前記周辺回路パタンの 両方が得られた。

こうして形成された下層有機層パタンをマスクとして 成した後、その上にGaAsを成長させ制御電極を埋め込 み、ひき続きキヤリア注入電極、配線等を形成してPBT を作製した。上記制御電極パタン以外の露光は全て透過 型マスクを用いた。作製したPBTの電気特性を評価した 結果、所期の性能が得られた。

なお、第1図は説明のための模式的な平面であり、必 ずしも実際のトランジスタのレイアウトを表示したもの ではない。また、デバイス構造、基板材料、制御電極材 料、レジスト材料およびプロセス、露光装置等に関して も、本実施例に示したものに限らず使用することができ 40

本実施例の露光過程は、PBTに限らず単純な極微細L/S パタンと周辺回路の混在する他のデバイス例えばラテカ ル1次元超格子FET等に対しても適用できる。 実施列2

PBTにおいては、極微細パタン領域と回路パタン領域 が同一層 (制御電極層) 内に混在するので、上記各領域 に対応して位相シフトマスク領域と透過型マスク領域の 混在するレチクルによりパタンを形成できる。このため 御電極形状は第1図(c)に示したごとくくし型であつ た。しかし本方法においては位相シフトマスク領域と透 過マスク領域を完全に分離するために、透過型マスク領 城内の完全な遮光部中に位相シフト型マスク領域(第2 図中点線内)を配置した。

実施例3

本発明を用いて超マトリクス固体発振素子の製造方法 に関する一実施例を示す。

GaAs基板上にポジ型レジストPMMAを塗布し、第3図に 示す様なドツト状の透光部の集合をもつ位相シフトマス クで露光を行なつた。その後現像して第3図の透光部の 各々に対応したレジスト開口部を得た。位相シフトマス クの各透光部は照明光の位相を上下左右の両方向に交互 に180°反転させる様に(市松模様状に)配置されてい る。なお、位相シフトマスクには、第3図に示したドツ ト状透光部の各々の周囲に位相反転用のより微細な透光 部パタンを設けてもよい。

次に、メタライゼーションを行ない、レジスト上およ びレジスト開口部の基板上に金属を蒸着した後、レジス トを除去してリフトオフ法により基板上にメタルドツト 行列を形成した。ひき続き電極等を形成して超マトリク ス固体発振素子を製造した。

ここでは固体発振素子の製造への実施例を示したが、 本実施例のレジストパタン形成工程をGaAs基板上のメタ ライゼーションに代えて、他の様々なプロセスと組み合 せることにより、種々のデバイスへの応用が可能であ る。例えばGaAs基板上にGaAlAs薄膜を成長させた後、ネ ガ型レジストと本実施例による位相シフトマスクを用い てパタン形成を行なうと、第3図のドツト状透光部の各 W膜のドライエツチングを行ない、制御電極パタンを形 30 々に対応してレジストパタンが残る。これをマスクにGa AlAsの異方性エツチングを行ない、適当な後処理を行な うことにより量子井戸行列を形成することができる。同 様に、ラテラルFET超格子、共鳴トンネリング効果トラ ンジスタ等への応用が可能である。

実施例4

本発明を用いた超マトリクス固体発振素子の製造方法 に関する別の実施例を示す。

前記実施例3におけるポジ型レジストをネガ型レジス トに置き換え、さらに、露光プロセスを以下の様に変更 した。まず第4図に示す様なマスクA,マスクB,マスクC を用意した。マスクA及びBはL/S位相シフトマスク で、各々におけるL/Sは互いに直交しているか、もしく は基準方向に対して異なる角度をもつている。A,B及び Cの3枚のマスクを用いて、同一レジスト膜上に重ね露 光することにより、実施例3と同様のレジストパタンを 得た。即ちドツト行例はマスクA及びBにおけるL/Sの 重なり部分に形成され、マスク C はドツト行列領域の範 囲を規定する。本実施例によれば、実施例3と比べてド ツト行列の周期をより小さくすることが可能で、しかも のマスクを第2図に示す。前記実施例1においては、制 50 レジストの平面的形状を角ばらせることができた。

q

本実施例のパタン形式工程が、実施例3と同様様々な デバイスに応用可能であることはいうまでもない。

[発明の効果]

以上本発明による半導体又は超電導体装置の製造方法によれば、量子効果素子等における0.1μm程度からそれ以下の寸法のパタンから成る極微細パタン領域を含む回路パタンの形成過程において、上記極微細パタン領域の露光を位相シフト法を用いた縮小投影露光法により、それ以外の回路パタンを通常の露光法により各々独立に行なうことにより、上記パタン形成に要する時間を著し 10

10 く短縮するとともに、装置コストを低減することができ

る。 これにより、上記半導体・超電導体素子の量産における経済性を向上させることができる。また、上記素子が 集積化された場合において、これらの効果は一層顕著と


【図面の簡単な説明】

なる。


第1図乃至第4図は、本発明の実施例におけるマスクパタンの平面図である。

【第1図】


【第2図】



【第3図】




【第4図】




(b) マスクB

(R) 427A



(C) 4276



フロントページの続き

(72)発明者

田中 稔彦

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 大

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(56)参考文献

特開 昭58-173744 (JP, A)

特開 昭62-189468 (JP, A)